PATENT 8008-1045

IN THE U.S. PATENT AND TRADEMARK OFFICE

In re application of: Masanao HORIE

Appl. No.:

Conf.:

Group:

Filed:

Title:

August 13, 2003

Examiner: FABRICATION METHOD FOR A SEMICONDUCTOR

CSP TYPE PACKAGE

CLAIM TO PRIORITY

Assistant Commissioner for Patents P.O. Box 1450

August 13, 2003

Alexandria, VA 22313-1450

Sir:

Applicant(s) herewith claim(s) the benefit of the priority filing date of the following application(s) for the above-entitled U.S. application under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55:

> Country JAPAN

Application No.

Filed

2002-236640

August 14, 2002

Certified copy(ies) of the above-noted application(s) is(are) attached hereto.

Respectfully submitted,

Genoit Castel

YOUNG & THOMPSON

Benoit Castel, Reg. No. 35,041

745 South 23rd Street Arlington, VA 22202 Telephone (703) 521-2297

BC/yr

Attachment(s): 1 Certified Copy(ies)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月14日

出 願 番 号

Application Number:

特願2002-236640

[ST.10/C]:

[JP2002-236640]

出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2003年 5月13日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

71110520

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H01L 23/12

H01L 23/30

【発明の名称】

半導体用CSP型パッケージ及びその製造方法

【請求項の数】

6

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

堀江 正直

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100090158

【弁理士】

【氏名又は名称】

藤巻 正憲

【電話番号】

03-3433-4221

【手数料の表示】

【予納台帳番号】

009782

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715181

【プルーフの要否】

要

1

【書類名】 明細書

【発明の名称】 半導体用CSP型パッケージ及びその製造方法

【特許請求の範囲】

【請求項1】 LSIチップを搭載する半導体用CSP型パッケージにおいて、平面視の大きさが前記LSIチップよりも大きく、外部端子搭載領域が前記LSIチップの外縁端よりも外側まで延出していることを特徴とする半導体用CSP型パッケージ。

【請求項2】 LSIチップが形成されたウエハを切断して前記LSIチップを個片化し、前記LSIチップ周辺に等間隔の空隙を設けて前記LSIチップを整列させ、前記空隙を絶縁性樹脂材で埋め込み配線形成領域を拡大して前記LSIチップ外縁端よりも外側に延出した外部端子搭載領域を設けることを特徴とする半導体用CSP型パッケージの製造方法。

【請求項3】 前記LSIチップは個片毎にフォトリソグラフィ用のアライメントマークを有し、前記配線及び前記外部端子形成工程において、前記LSIチップ個片でのパターニングの位置合わせに前記アライメントマークを用いることを特徴とする請求項2に記載の半導体用CSP型パッケージの製造方法。

【請求項4】 前記LSIチップは個片化された後に選別されたチップのみであることを特徴とする請求項2又は3に記載の半導体用CSP型パッケージの製造方法。

【請求項5】 前記LSIチップは基体上に前記空隙を設けて並べて接着されることを特徴とする請求項2乃至4のいずれか1項に記載の半導体用CSP型パッケージの製造方法。

【請求項6】 前記空隙は前記ウエハを延展性を備えたシートに接着した後に前記ウエハを切断して前記LSIチップを個片化し、前記シートを等方的に拡大させることにより設けることを特徴とする請求項2又は3に記載の半導体用CSP型パッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はLSI(Large Scale Integrated Circuit:大規模集積回路)を搭載するチップサイズパッケージ(Chip Size Package: CSP)型のパッケージ及びその製造方法に関する。

[0002]

【従来の技術】

従来技術による半導体用CSP型パッケージには、ビルドアップタイプのCS P型パッケージとウエハレベルCSP技術によるCSP型パッケージとがある。 図13は、従来のビルドアップタイプの半導体用CSP型パッケージ110の模 式的断面図である。ビルドアップタイプのCSP型パッケージ110においては 、ガラスエポキシ及びポリイミド等の有機材料からなる基板107の上側表面に 複数個のCSPパッド103が形成され、下側表面には複数個の外部パッド10 5が形成されている。このCSPパッド103と外部パッド105とは、基板1 07の内部に形成されたCSP内部配線104により相互に電気的に接続されて いる。また、CSPパッド103上には夫々CSPボール102が形成され、こ れらСSPボール102上部にはLSIチップ101が載置されて実装されてい る。一方、基板107の下側表面に形成された外部パッド105上には夫々半田 ボール106が形成されている。LSIチップ101はCSPボール102及び CSPパッド103を介して基板107内部に形成されたCSP内部配線104 と電気的に接続され、このCSP内部配線104は外部パッド105及び半田ボ ール106を介して、プリント基板等の外部基板(図示せず)と電気的に接続さ れる。

[0003]

図14万至図17は、この従来技術によるビルドアップタイプの半導体用CSP型パッケージ110の製造方法を示す。図14(a)に示すように、従来のビルドアップタイプの半導体用CSP型パッケージの製造方法においては、先ず、ガラスエポキシ及びポリイミド等の有機材料からなる基板コア材107aの所望の位置に、この基板コア材107aを貫通する複数のビアホール107bが開口される。次に、このビアホール107bが開口された基板コア材107上の全面にわたりアルミニウム及び銅等の金属膜が公知のメッキ技術により堆積され、ビ

アホール107b内部も同じ金属材で同時に埋め込まれる。次に、公知のフォト リソグラフィ技術及びエッチング技術により配線形状がパターニングされ、図1 4 (b) に示すような配線パターン104が形成される。次に、この配線パター ン104が形成された基板コア材107aの両面に、図14(c)に示すように 、ガラスエポキシ及びポリイミド等の有機材料からなる積層板107dが接着積 層され、これらの積層板107dに複数のビアホール107cが開口される。次 に、上述と同様にして、公知のメッキ技術により積層板107dに開口されたビ アホール107cが金属材で埋め込まれ、積層板107dの基板コア材107a と接着されていない側の表面には、フォトリソグラフィ技術及びエッチング技術 により配線パターン104が形成される。図14(d)に示すように、このビア ホール107cが金属材で埋め込まれ配線パターン104が形成される工程によ って、CSPパッド103及び外部パッド105が積層板107dの表面に同時 に形成される。次に、保護膜107eが、積層板107d上の全面にわたり公知 のコーティング法等により形成される。最後に、フォトリソグラフィ技術及びエ ッチング技術等を組み合わせた工程によって、CSPパッド103及び外部パッ ド105上に形成された保護膜107eが除去され、これらCSPパッド103 及び外部パッド105が外部と電気的に接続されるための開口部が設けられる。

[0004]

このようにして製造された基板107は、図15に示すように、CSPボール102を介してLSIチップ101と電気的に接続され、半田ボール106を介してプリント基板等の外部基板(図示せず)と電気的に接続される。この基板107上にLSIチップ101を実装してビルドアップタイプの半導体用CSP型パッケージ110を組み立てる工程においては、先ず、LSIチップ101表面に形成されたLSIパッド電極(図示せず)上にCSPボール102が配置される。このCSPボール102と基板107上に形成されたCSPパッド103との位置が一致するように位置決めがなされた後、LSIチップ101は基板107上に実装される。なお、CSPボール102には共晶半田又は無鉛半田等が用いられる。また、CSPボール102の代わりに半田バンプ又は金バンプが用いられることもある。更にまた、LSIチップ101を基板107上に実装する際

には、例えば、CSPパッド103表面上に金属フラックス等を塗布した後、CSPボール102として共晶半田を使用する場合には約210℃前後の温度で、無鉛半田を使用する場合には約260℃前後の温度で加熱しながら、LSIチップ101上のCSPボール102を基板107上のCSPパッド103に圧着することによって、これらを物理的及び電気的に接続する。なお、CSPボール102の代わりに金バンプを用いる場合には、上記加熱温度を約300℃前後にすることが多い。次に、上記のCSPボール102の接続方法と同様の方法によって、LSIチップ101が実装された基板107の外部パッド105上に半田ボール106を装着させる。なお、半田ボール106の代わりにバンプを用いることもある。また、半田ボール106は、基板107を製造した後、LSIチップ101が基板107に実装される前に基板107に取り付けられることもある。

[0005]

上述のような基板107の製造工程は、図16(a)に示すように、複数の基板107がフレーム111により相互に繋ぎ合わされた状態で実施される。そして、図16(b)に示すように、これらの基板107をフレーム111から切断して個片化した後に、この個片化された基板107上にLSIチップ101を実装してビルドアップタイプのCSP型パッケージ110を組み立てる。なお、図17(a)に示すように、多数のCSP型パッケージ110を1個のCSP集合体112として製造し、各CSP型パッケージ110上のLSIチップ搭載部分に夫々LSIチップ101を実装した後に、図17(b)に示すように、このLSIチップが搭載された各CSP型パッケージ110を各個片に切断する方法もある。

[0006]

このようなビルドアップタイプの半導体用CSP型パッケージは、最近のLSIの高密度化に伴なうパッケージレベルでの小型化及び高密度化の要求のもとに実際に使用されている。また、各種の半導体用パッケージにおいても、配線数の増大に伴なうパッケージの多ピン化及び多層化が急速に進行しており、ビルドアップタイプのCSP型パッケージにおいても、ガラスエポキシ及びポリイミド等の有機系基材でできた基板を積層する等の方法によって、配線数の増大に伴なう

パッケージの多ピン化及び多層化に対応している。しかしながら、従来のビルドアップタイプのCSP型パッケージにおいては、ガラスエポキシ及びポリイミド等の有機系基材でできた基板を積層することによる多ピン化及び多層化の進行によって、パッケージが重くなるという問題が生じている。また、このようなパッケージレベルにおける多ピン化及び多層化は、製造に必要な工数を増大させ、製造時間を長期化させる。このため、開発費用を含む製造コストが高くなり、パッケージ製造単価も高騰してしまう。

[0007]

一方、他の従来技術であるウエハレベルCSP技術においては、パッケージ製造工程とLSIチップ実装組立工程とが一体化されている。このため、この従来技術においては、パッケージング・コストが大幅に低減されると共に、LSIチップサイズと同等又はLSIチップよりわずかに大きいサイズで高密度に実装された半導体用CSP型パッケージを製造することができる。よって、ウエハレベルCSP技術は、ビルドアップタイプのCSP型パッケージを製造する技術と比較して、より小型で高密度に実装された半導体用CSP型パッケージを、より低コストで製造することができる技術である。

[0008]

図18万至図23は、従来のウエハレベルCSP技術による半導体用CSP型パッケージの製造工程を示す。図18は、従来のウエハレベルCSP技術による半導体用CSP型パッケージ61の断面図である。この半導体用CSP型パッケージ61では、図18に示すように、LSIチップ51上にLSIチップ51からの電気的接続をとるための電極としてLSIパッド52が形成されている。このLSIチップ51の表面は、LSIパッド52が形成された部分を除いて全面的に第1樹脂コート層53で覆われている。一方、LSIパッド52上には、LSIチップ51からの電気的接続をLSIパッド52を介してとるための第1コンタクト電極54が形成されている。また、この第1コンタクト電極54上を含む第1樹脂コート層53上の一部には、半導体用CSP型パッケージ61内部に配線を引き回して電気的信号を伝達するための中間配線層55が形成されている。この中間配線層55上の一部には第2コンタクト電極57が形成されており、

この第2コンタクト電極57上の一部を除いて、絶縁性の第2樹脂コート層56によりその周囲を埋められて電気的に絶縁されている。第2樹脂コート層56に覆われていない第2コンタクト電極57上には、LSIチップ51からの電気信号を外部基板等(図示せず)に伝えるための電極として、CSPパッド58が形成されている。また、このCSPパッド58上を覆うようにして、この半導体用CSP型パッケージ61の外部出力端子となるCSPバンプ59が形成されている。このCSPバンプ59を介して、ウエハレベルCSP技術による半導体用CSP型パッケージ61は、プリント基板等の外部の配線基板等(図示せず)の接続端子に接続される。

[0009]

従来のウエハレベルCSP技術による半導体用CSP型パッケージ61においては、LSIチップ51から出力される電気信号は、LSIパッド52、第1コンタクト電極54、中間配線層55、第2コンタクト電極57、CSPパッド58及びCSPバンプ59を順に通過することによって、この半導体用CSP型パッケージ61外部のプリント基板等の配線基板等に伝えられる。また、この半導体用CSP型パッケージ61外部のプリント基板等の配線基板等からの電気信号は、この逆の経路を順に通過することによりLSIチップ51に伝えられる。CSPバンプ59は、半導体用CSP型パッケージ61内で中間配線層55を引き回すことによって、LSIチップ51及び半導体用CSP型パッケージ61の外周であるLSIチップサイドライン60の内側の範囲内の任意の位置に配置される。なお、図18は中間配線層55を一層のみ設けた例であるが、中間配線層55の層数には制限は無く、技術的に可能な範囲で複数層の中間配線層55が形成される。

[0010]

図19は、この従来のウエハレベルCSP技術による半導体用CSP型パッケージ61の平面図である。LSIチップ51と半導体用CSP型パッケージ61とは、その大きさがほぼ同じである。また、LSIパッド52の位置は、CSPバンプ59の位置とは必ずしも一致していないが、極めて近い位置に配置されている。

[0011]

次に、このようなウエハレベルCSP技術による半導体用CSP型パッケージの製造方法について述べる。図20(a)は、ウエハプロセス(半導体製造前工程)の最終プロセスである拡散工程を完了したウエハ71を示す。ウエハプロセスを完了したウエハ71表面には、各LSIチップ51の境界線であるスクライブライン72が縦横に存在している。図20(b)は、このウエハ71の断面を示す。ウエハプロセスによりウエハ71表面に形成された各LSIチップ51上には、LSIチップ51とこれを実装する半導体用CSP型パッケージ61とを接続するLSIパッド52が形成されている。LSIパッド52は、公知の化学的気相成長(Chemical Vapor Deposition: CVD)法により、アルミニウム等の金属をウエハ71上の全面にわたり堆積させた後、公知のフォトリソグラフィ技術及びエッチング技術によって、パッド形状をパターニングすることにより形成される。また、LSIパッド52上を除くウエハ71表面は全面にわたりシリコン酸化膜、シリコン窒化膜又はポリイミド膜等からなる絶縁膜(図示せず)で覆われている。これによって、ウエハ71は電気的絶縁性を保つと共に、機械的及び化学的な衝撃からも保護されている。

[0012]

従来のウエハレベルCSP技術においては、図21(a)乃至(c)に示すように、先ず、ウエハ71上を全面にわたり覆うように第1樹脂コート層53が形成される。図21(a)は、従来のウエハレベルCSP技術による半導体用CSP型パッケージの製造方法を示す平面図であり、図21(b)は同じく断面図であり、また、図21(c)は図21(b)の部分的拡大図である。第1樹脂コート層53の形成方法としては、高い熱流動性を有する熱硬化型ポリイミド材をウエハ71上に公知のスピンコート法等より塗布した後、このウエハ71を100℃~150℃に加熱することによって、塗布されたポリイミド材による膜を硬化させて樹脂コート層とする方法がある。また、樹脂薄膜製封止フィルム53aをウエハ71上に貼り付ける方法もある。この樹脂薄膜製封止フィルム53aをウエハ71上に貼り付ける方法においては、樹脂薄膜製封止フィルム53aを助り付けたウエハ71をホットプレート等で挟み込み、約100℃程度に加熱してウ

エハ71上の全面にわたり樹脂薄膜製封止フィルム53aを圧着させることによって、第1樹脂コート層53が形成される。

[0013]

次に、この第1樹脂コート層53が形成されたウエハ71上にフォトレジストを塗布し、ウエハ71上のLSIパッド52上に形成された第1樹脂コート層53上に塗布されたフォトレジストを公知のフォトリソグラフィ技術により除去する。そして、公知のエッチング技術又はレーザ加工技術等によって、図22(a)に示すように、LSIパッド52上の第1樹脂コート層53が取り除かれ、LSIパッド52上にコンタクトホール81が形成される。

[0014]

次に、このコンタクトホール81が形成されたウエハ71上の全面にわたり、公知のメッキ技術を用いてアルミニウム及び銅等の金属膜を形成する。これによって、コンタクトホール81はアルミニウム及び銅等の金属材で埋め込まれる。ウエハ71上でコンタクトホール81以外の表面に堆積された金属材は、公知のエッチバック技術等によって取り除かれる。このようにして、コンタクトホール81はアルミニウム及び銅等の金属材で埋め込まれ、第1コンタクト電極54が形成される。なお、上記のようなエッチング技術とメッキ技術の組み合わせによるコンタクト電極形成方法の他に、第1樹脂コート層53を形成する前に銅等の金属材で柱状のポストを形成し、これを公知のモールド封止技術を用いて絶縁性樹脂で覆うことによって、第1樹脂コート層53と第1コンタクト電極54とを形成する方法も知られている。

[0015]

次に、第1コンタクト電極54が形成されたウエハ71上の全面にわたって、 銅及び金等の金属材を公知のメッキ技術により堆積させ、公知のフォトリソグラ フィ技術及びエッチング技術によって、図22(b)に示すように、第1コンタ クト電極54上を含む第1樹脂コート層53上に中間配線層55を形成する。

[0016]

次に、第1樹脂コート層53を形成するのと同じ方法により第2樹脂コート層56を、第1コンタクト電極54を形成するのと同じ方法により第2コンタクト

電極57及びCSPパッド58を夫々形成する。このCSPパッド58上に、アルミニウム及び金等の金属材をディスペンサを用いて加熱しながら圧着させ、図23(a)に示すように、CSPバンプ59を形成する。なお、CSPバンプ59の代わりに半田ボールを用いる方法もある。

[0017]

最後に、このCSPバンプ59が形成されたウエハ71を、図23(b)に示すように、スクライブライン72でダイヤモンドカッタ又はレーザー等により切断し、各個片の半導体用CSP型パッケージ61を得る。

[0018]

このようにして製造されるウエハレベルCSP技術による半導体用CSP型パッケージにおいては、ビルドアップタイプのCSP型パッケージのようなパッケージレベルでの多ピン化及び多層化に伴なう重量の急増という問題は発生しない

[0019]

【発明が解決しようとする課題】

しかしながら、従来のウエハレベルCSP技術による半導体用CSP型パッケージにおいては、最近のLSIの微細化に伴なって、プリント基板等の外部の基板との接続部である外部端子のピッチが非常に狭くなる傾向がある。このため、プリント基板等の外部基板の配線設計が難しくなってきている。また、LSIチップをパッケージに実装した後に実施するLSI機能動作確認のためのテスト(以下、選別工程と記す)に使用するソケットは、この極めて狭い外部端子のピッチに対応するものを選択すると、極めて高価なものとなってしまう。ウエハレベルCSP技術による半導体用CSP型パッケージにおいては、外部端子のピッチは400μm以下であり、端子間隔は100μm程度であるのが一般的である。このため、プリント基板等の外部基板においては、端子間を通せる配線数が限られてしまう。よって、プリント基板等の外部基板も配線層多層化の必要性が高まり、コスト増大及び製造工期の延長等の問題に繋がっている。このように、ウエハレベルCSP技術による半導体用CSP型パッケージにおいては、外部基板との接続端子のピッチが極めて狭いことに伴なう問題が顕著であるが、従来のウエ

ハレベルCSP技術では、パッケージサイズが実装されるLSIチップの大きさで決められてしまうため、外部端子を搭載できる領域にも制限がある。従って、外部端子のピッチを広げると搭載できる外部端子の数が減ってしまい、配線設計の自由度も制限されるという問題もある。

[0020]

特開2001-15650号公報には、外部端子をプリント基板等の外部基板に接続する際に、この極めて狭いピッチで隣接した外部端子上で半田バンプを溶融することから生じる半田バンプ間のブリッジによる配線ショートの問題を指摘し、半田を介さずに金属メッキで外部端子と配線導体とを接続すことによって、半導体用CSP型パッケージを外部基板に実装する技術が開示されている。

[0021]

しかしながら、この従来技術においては、外部端子のピッチが極めて狭いことによって生じる多数の問題点のうち、外部端子上に発生する配線間ショートを回避するという課題のみが存在し、他の課題は存在しない。よって、外部基板の配線設計を容易にし、外部基板における配線の多層化を回避し、製造コストの抑制及び製造工期の短縮を可能とするという課題も存在しない。従って、このような実装されるLSIチップの大きさでパッケージサイズが決定されてしまうことによって発生する課題を解決するための具体的な手段も開示されていない。

[0022]

本発明はかかる問題点に鑑みてなされたものであって、ビルドアップタイプの CSP型パッケージと比較して小型化及び軽量化が可能なウエハレベルCSP技術によって、ビルドアップタイプCSP型パッケージと同等レベルの外部端子ピッチを確保した半導体用CSP型パッケージ及びその製造方法を提供することを目的とする。

[0023]

【課題を解決するための手段】

本発明に係る半導体用CSP型パッケージは、平面視の大きさが前記LSIチップよりも大きく、外部端子搭載領域が前記LSIチップの外縁端よりも外側まで延出していることを特徴とする。

[0024]

本発明に係る半導体用CSP型パッケージの製造方法は、LSIチップが形成されたウエハを切断して前記LSIチップを個片化し、前記LSIチップ周辺に等間隔の空隙を設けて前記LSIチップを整列させ、前記空隙を絶縁性樹脂材で埋め込み配線形成領域を拡大して前記LSIチップ外縁端よりも外側に延出した外部端子搭載領域を設けることを特徴とする。

[0025]

前記LSIチップは、個片毎にフォトリソグラフィ用のアライメントマークを 有し、前記配線及び前記外部端子形成工程において、前記LSIチップ個片での パターニングの位置合わせに前記アライメントマークを用いることができる。

[0026]

また、前記LSIチップは、個片化された後に選別されたチップのみとすることが好適である。

[0027]

また、前記LSIチップを基体上に前記空隙を設けて並べて接着することによって、前記LSIチップ外縁端よりも外側に延出した外部端子搭載領域を設けることもできる。

[0028]

更にまた、前記空隙は、前記ウエハを延展性を備えたシートに接着した後に前記ウエハを切断して前記LSIチップを個片化し、前記シートを等方的に拡大することにより設けることもできる。

[0029]

【発明の実施の形態】

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図1は本発明の第1実施形態に係る半導体用CSP型パッケージの断面図であり、図2は平面図である。また、図3乃至図7は本実施形態に係る半導体用CSP型パッケージの製造方法を示す図である。本実施形態においては、図1に示すように、シリコンウエハを基板として製造したLSIチップ1上に、LSIチップ1からの電気的接続をとるための電極としてLSIパッド2が形成されている。ま

た、このLSIチップ1は、LSIパッド2が形成された側の表面及び側面を全 面にわたり第1樹脂コート層3で覆われている。一方、LSIパッド2上には、 LSIパッド2を介してLSIチップ1からの電気的接続をとるための第1コン タクト電極4が形成されている。また、この第1コンタクト電極4上を含む第1 樹脂コート層3上の一部には、中間配線層5が形成されている。この中間配線層 5によって、本実施形態に係る半導体用CSP型パッケージ1内部には、電気的 信号を伝達するための配線層が引き回されている。また、この中間配線層5の一 部はLSIチップ1の外縁端よりも外側まで延出し、LSIチップ1の外縁端よ りも外側に形成された第1樹脂コート層3上に形成されている。この中間配線層 5上には部分的に、この中間配線層5からの電気的接続を取るための第2コンタ クト電極7が形成されており、この第2コンタクト電極7は一部を除いて周辺を 第2樹脂コート層6により埋められて電気的に絶縁されている。また、第2樹脂 コート層6に覆われていない第2コンタクト電極7上には、LSIチップ1から の電気信号を外部に伝えるための電極としてCSPパッド8が形成されている。 更に、このCSPパッド8を覆うようにして、この半導体用CSP型パッケージ 11の外部端子としてCSPバンプ9が形成されている。一部のCSPパッド8 及びСSPバンプ9は、LSIチップ1の外縁端よりも外側まで延出し、LSI チップ1の外縁端よりも外側に形成されており、必ずしもLSIパッド2上に形 成されてはいない。このCSPバンプ9を介して、半導体用CSP型パッケージ 11は、プリント基板等の外部配線基板等の接続端子(図示せず)に物理的及び 電気的に接続される。なお、図1は中間配線層5が一層のみである半導体用CS P型パッケージを示すが、中間配線層5の層数は特に制限されるものではなく、 必要に応じて2層以上の複数層を形成することができる。

[0030]

本実施形態に係る半導体用CSP型パッケージ11は、図2に示すように、このCSP型パッケージ11に搭載されるLSIチップ1よりも外形が大きい。このため、LSIチップ1の外縁端を示すLSIチップサイドラインから外側に延出してLSIチップ1の外側にCSPバンプ9を形成することができる。よって、極めて狭い間隔で隣接して配置されているLSIパッド2と比較して、CSP

バンプ9は広いピッチで配置される。

[0031]

図3万至図7は、本実施形態に係る半導体用CSP型パッケージ11の製造工程を示す。図3(a)は本実施形態の製造工程を示す平面図であり、図3(b)は断面図である。本実施形態の製造工程においては、図3(a)及び(b)に示すように、先ず、ウエハプロセスの最終工程である拡散工程を完了してLSIチップが形成されたウエハ21に、このウエハ21上のスクライブライン22に沿った切込みを入れる。次に、この切込みが入ったウエハ21を、エレクトロンシート又はエポキシ樹脂製フィルム等のように容易に展延させることのできるシート等の上に密着させてダイシングすることにより切断する。次に、このウエハ21を密着させたシート等を均一に等方的に引き伸ばすことによって、図4(a)に示すように、このウエハ21上に形成されたLSIチップ1を各個片に分離し、LSIチップ1周辺に等間隔の空隙を設ける。これらの各個片に分離された各LSIチップ1上には、図4(b)に示すように、LSIパッド2がウエハプロセスによって既に設けられている。

[0032]

次に、図5(a)に示すように、ウエハコート材等に使用する低粘性熱硬化型 樹脂材を各個片に分離されたLSIチップ1全体を覆うように一様に塗布し、これを100℃乃至300℃程度に加熱して硬化させることによって、第1樹脂コート層3を形成する。図5(b)及びこの部分的拡大図である図5(c)に示すように、第1樹脂コート層3が、LSIチップ1上面及び側面を全面にわたって 覆い、各LSIチップ1の周辺に設けられた空隙を埋め込んでいる。

[0033]

次に、この分離拡大され第1樹脂コート層3を形成されたウエハ21上の全面にフォトレジストを塗布し、LSIチップ1表面に予め形成されたアライメントマークを利用してフォトリソグラフィ技術による位置合わせ及びパターニングを実施した後、ドライエッチング技術により第1樹脂コート層3をエッチングし、図6(a)に示すように、LSIパッド2上にコンタクトホール31を形成する。なお、第1樹脂コート層3を形成する材料として感光性樹脂コート材を採用し

、これをフォトリソグラフィ技術により直接パターニングすると、工程数を減ら すことができる。

[0034]

次に、このウエハ21上の全面に、無電界メッキ法により銅等の金属メッキ膜を堆積させた後、電界メッキ法により銅等の金属メッキ膜を引き続き堆積させることによって、コンタクトホール31を銅メッキ膜等の金属材で埋め込む。その後、エッチバック法により第1樹脂コート層3表面上等に堆積された不要な金属材を除去することによって、第1コンタクト電極4を形成する。なお、メッキ法の代わりに、導電性樹脂材等をコンタクトホール31内部に直接埋め込む方法を用いても良い。次に、図6(b)に示すように、この第1コンタクト電極4が形成されたウエハ21上の全面にわたって、無電界メッキ法又は電界メッキ法により銅等の金属材を堆積させた後、フォトリソグラフィ技術による位置合わせ及び所望配線パターンの形成を行い、第1コンタクト電極4上を含む第1樹脂コート層上に中間配線層5を形成する。なお、これらのメッキ法の代わりに、導電性シート等をこの第1コンタクト電極4が形成されたウエハ21上の全面に貼り付け、フォトリソグラフィ技術により配線パターンを露光形成する方法を用いても良い。

[0035]

次に、図7に示すように、第1樹脂コート層3を形成する方法と同様の方法により第2樹脂コート層6を形成し、コンタクトホール31及び第1コンタクト電極4を形成する方法と同様の方法により第2コンタクト電極7を形成する。次に、中間配線層5と同様のメッキ法及びフォトリソグラフィ技術によって、この第2コンタクト電極7上を含む第2樹脂コート層上にCSPパッド8を形成する。なお、中間配線層5と同様に、導電性シートの貼り付け及びフォトリソグラフィ技術によりCSPパッド8を形成しても良い。また、CSPパッド8上にニッケル又は金等のメッキ膜(図示せず)を堆積させることによって、次工程でこのCSPパッド8上に形成されるCSPバンプ又は半田ボール等との密着性を向上させることができる。このCSPパッド8上に、300℃程度の熱を加えながら金等を圧着することによりCSPバンプ9を形成する。なお、金等の代わりに半田

バンプを240℃程度の温度で加熱しながらCSPパッド8に圧着することによって、CSPバンプ9を形成しても良い。また、金又は半田等のバンプの代わりに、半田ボールを取り付けても良い。このようにして形成されるCSPバンプ9及び半田ボールの直径は、300μm乃至500μmである。

[0036]

最後に、図7(b)に示すように、各LSIチップ1の間に設けられた空隙を埋め込む第1樹脂コート層及び第2樹脂コート層を、ダイヤモンドカッター又はレーザー等で切断し、各個片の半導体用CSP型パッケージ11の製造を完了する。

[0037]

なお、中間配線層 5 の積層数には特に制限はなく、必要に応じて複数層を積層 形成することができる。 2 層以上の中間配線層 5 を積層形成するような場合にお いては、樹脂コート層 3、コンタクト電極 4、配線中間層 5 又はCSPパッド 8 を形成する工程を必要な回数だけ繰り返せば良い。また、コンタクト電極 4 を形 成する方法は、上記のメッキ法とエッチバック法による方法の他に、LSIパッ ド2 及び中間配線層 5 上に柱状の銅等でできたポストを形成した後に、モールド 封止法と同様の方法によって、このポスト周辺をエポキシ系樹脂材等の絶縁性樹 脂材で埋め込む方法を用いても良い。また、CSPパッド 8 とCSPバンプ 9 と からなる外部端子部分の形成方法についても、このCSPパッド 8 を形成せずに 第 2 コンタクト電極 7 表面上に直接 CSPバンプ 9 又は 半田ボール等を形成する 方法を用いることもできる。

[0038]

本実施形態においては、第1コンタクト電極4及び第2コンタクト電極7は、 直径が夫々50μm乃至100μm程度であって、メッキ法等により堆積された 銅等の金属材又は導電性樹脂材等で形成される。中間配線層5及びCSPパッド 8は、従来のウエハレベルCSP法で採用される再配線技術と同様に、公知のメ ッキ法等により堆積された銅等の金属材をフォトリソグラフィ技術を用いてパタ ーニングすることにより形成される。また、第1樹脂コート層3及び第2樹脂コート層6を形成するために用いられる樹脂コート材は、従来のウエハレベルCS P技術においてウエハコート材として用いられる耐熱性が高くモールド密着性が 良好な低流動性樹脂材によって、10μm乃至100μm程度の厚さで形成され る。

[0039]

本実施形態においては、エレクトロンシート又はエポキシ樹脂製フィルム等のように延展性を備えたシート等の上に、LSIチップ1が形成されたウエハ21を密着させてからダイシングしてLSIチップ1を個片化した後に、このシート等を等方的に拡大させることによって、LSIチップ1周辺に等間隔の空隙を設ける。そして、この空隙を絶縁性樹脂材で埋め込むことによって、中間配線層5が形成される領域を拡大している。本実施形態においては、この空隙に埋め込まれた絶縁性樹脂材上にCSPパッド8及びCSPバンプ9を形成することによって、LSIチップ1の外縁端よりも外側に延出した外部端子搭載領域を設けている。このため、CSPバンプ9をLSIチップ1の外縁端よりも外側に、LSIパッド2のピッチよりも広いピッチで形成することができる。

[0040]

次に、本発明の第2実施形態について添付の図面を参照して具体的に説明する。図8乃至図10は、本発明の第2実施例に係る半導体用CSP型パッケージの製造工程を示す。図8に示すように、ウエハ201a及び201b上に形成されたLSIチップにおいて、品質保証における規格値以上の特性を示す良品ペレットにはPのマークが記されている。本実施形態の製造工程においては、先ず、LSIチップの形成されたウエハをP/W試験によってスクリーニングした後、良品ペレット231a及び231bが存在するウエハ201a及び201bを、夫々のスクライブライン202a及び202bに沿って切断し、各LSIチップを個片化して良品ペレットを分離する。

[0041]

次に、図9に示すように、組立マウント工程で使用するペレット吸着治具等のような治具を用いて、各ウエハ201a及び201bから各良品ペレット231a及び231bを取り出し、シート又はステージ205上等に等間隔に並べ、図10(a)に示すような良品ペレット群204を形成する。

[0042]

次に、図10(b)に示すように、このペレット群204上を全面にわたり覆うようにして樹脂コート材203を施す。そして、上記の第1実施形態と同様の方法によって、半導体用CSP型パッケージ11を形成する。本実施形態においては、LSIチップが形成されたウエハから良品ペレットのみを取り出し、これをパッケージ形成工程に移すことができる。このため、不良ペレットをパッケージングする等の無駄を省くことができ、製造コストを抑制することができる。

[0043]

次に、本発明の第3実施形態について添付の図面を参照して具体的に説明する。図11及び図12は、本発明の第3実施形態に係る半導体用CSP型パッケージの製造工程を示す図である。本実施形態においては、第2実施形態と同様に、先ず、P/W試験によりLSIチップが形成されたウエハをスクリーニングした後、このウエハをダイシングして各LSIチップを個片化し、良品ペレットを選別し分離する。良品ペレットであるLSIチップ301は、図11(a)に示すように、これを搭載する部分に銀等を主材とする金属ペースト等からなる接着剤341を塗布された厚さが1mm程度の銅等でできた金属板340上に圧着され、150℃程度で2乃至3時間のベークによって、この金属板340上に接着される。次に、図11(b)に示すように、第1実施形態と同様の方法によって、第1樹脂コート層303を形成し、LSIチップ301外縁端よりも外側に外部端子搭載領域を形成する。そして、第1実施形態と同様の方法によって、第1コンタクト電極、中間配線層、第2樹脂コート層、第2コンタクト電極、CSPパッド及びCSPバンプを形成した後に、図12に示すような半導体用CSP型パッケージ311を完成する。

[0044]

本実施形態においては、金属板340は、半導体用CSP型パッケージ311 完成後にパッケージ本体が反り返るのを防ぐ補強板としての役割を果たし、LS Iチップ301の動作時に発生する熱を逃がすためのヒートスプレッダとしての 役割を果たすこともできる。なお、LSIチップ301を金属板340に接着す る接着剤として、銀ペーストの代わりにAu-Siテープ等を用いても良い。ま た、金属板340の代わりにポリイミドテープ等を使用しても良い。更にまた、 金型等を用いてLSIチップ301の側面から裏面にかけてモールド樹脂を流し 込んでも良い。また、本実施形態においては、LSIチップ301を搭載する基 体として金属板を用いたが、この基体を形成する材料は特に限定されず、樹脂製 又はセラミックス製の基板並びにポリイミド等の樹脂膜であっても良い。

[0045]

【発明の効果】

以上詳述したように、本発明に係る半導体用CSP型パッケージは、安価なウエハレベルCSP技術を用いて、搭載されるLSIチップよりも平面視の大きさが大きくなるように製造される。このため、LSIチップ外周よりも外側に外部端子を形成する領域を設けることができ、外部端子の形成ピッチを広げることができる。よって、この外部端子と接続される外部基板の配線設計を容易にし、外部基板における配線の多層化を回避し、製造コストを抑制し、製造工期を短縮することができる。

【図面の簡単な説明】

【図1】

本発明の第1 実施形態を示す断面図である。

【図2】

本発明の第1 実施形態を示す平面図である。

【図3】

本発明の第1実施形態の製造工程を示す図である。

【図4】

図3に続く製造工程を示す図である。

【図5】

図4に続く製造工程を示す図である。

【図6】

図5に続く製造工程を示す断面図である。

【図7】

図6に続く製造工程を示す断面図である。

【図8】

本発明の第2実施形態の製造工程を示す図である。

【図9】

図8に続く製造工程を示す図である。

【図10】

図9に続く製造工程を示す図である。

【図11】

本発明の第3実施形態の製造工程を示す断面図である。

【図12】

本発明の第3 実施形態を示す断面図である。

【図13】

従来のビルドアップタイプのCSP型パッケージを示す断面図である。

【図14】

従来のビルドアップタイプのCSP型パッケージの製造工程を示す断面図である

【図15】

図14に続く製造工程を示す断面図である。

【図16】

図15に続く製造工程を示す平面図である。

【図17】

図15に続く他の製造工程を示す平面図である。

【図18】

従来のウエハレベルCSP工法によるCSP型パッケージを示す断面図である

【図19】

従来のウエハレベルCSP工法によるCSP型パッケージを示す平面図である

【図20】

従来のウエハレベルCSP工法によるCSP型パッケージの製造工程を示す図

である。

【図21】

図20に続く製造工程を示す図である。

【図22】

図21に続く製造工程を示す断面図である。

【図23】

図22に続く製造工程を示す断面図である。

【符号の説明】

1; LS I チップ

2; LSIパッド

3;第1樹脂コート層

4;第1コンタクト電極

5;中間配線層

6;第2樹脂コート層

7;第2コンタクト電極

8; CSPパッド

9; CSPバンプ

10; LSIチップサイドライン

11; CSP型パッケージ

21; ウェハ

22;スクライブライン

31;コンタクトホール

51; LSIチップ

52; LSIパッド

53;第1樹脂コート層

53a;樹脂薄膜製封止フィルム

54;第1コンタクト電極

55;中間配線層

56;第2樹脂コート層

特2002-236640

- 57;第2コンタクト電極
- 58; CSPパッド
- 59; CSPバンプ
- 60; LSIチップサイドライン
- 61; CSPパッケージ
- 71;ウェハ
- 72;スクライブライン
- 81;コンタクトホール
- 101; LSIチップ
- 102; CSPボール
- 103; CSPパッド
- 104; CSP内部配線(配線パターン)
- 105;外部パッド
- 106; 半田ボール
- 107;基板
- 107a;コア材
- 107b;ビアホール
- 107c;ビアホール
- 107d;積層板
- 107e;保護膜
- 110; CSPパッケージ
 - 111: フレーム
 - 112; CSP集合体
 - 201a; ウェハa
 - 201b; ウェハb
 - 202a;スクライブラインa
 - 202b;スクライブラインb
 - 203;樹脂コート材
 - 204;良品ペレット群


特2002-236640

- 205;ステージ
- 206;吸着治具
- 231a;良品ペレットa
- 231b;良品ペレットb
- 301; LSI チップ
- 302; LSIパッド
- 303;樹脂コート材
- 311; CSP型パッケージ
- 340;金属板
- 3 4 1;接着剤

【書類名】

図面

【図1】



1; LS I チップ

2; LSIパッド

3;第1樹脂コート層

4;第**1**コンタクト電極

5;中間配線層

6;第2樹脂コート層

7;第2コンタクト電極


8: CSPパッド

9; CSPバンプ

10: LSIチップサイドライン


11:CSP型パッケージ


【図2】



1; LSI チップ 2; LSI パッド 9; CSPバンプ 11; CSP型 パッケージ


【図3】






2:LSIパッド 21:ウェハ 22:スクライブライン


【図4】







1; LS I チップ **2**; LS I パッド

【図5】









1; LS I チップ 2; LS I パッド 3; 第1 樹脂コート層

【図6】







3:第1樹脂コート層 4:第1コンタクト電極

5;中間配線層

31:コンタクトホール

【図7】





1;LSIチップ

6;第2樹脂コート層


7:第2コンタクト電極


8:CSPパッド

9;CSPバンプ

11 ; CSP型 パッケージ

【図8】






201a; ウェハa

201b;ウェハb

202a; スクライブライン**a 202b**; スクライブライン**b**


231 a; 良品ペレットa 231 b; 良品ペレットb


【図9】



1;LSIチップ 205;ステージ 206;吸着治具

【図10】







1; LS ! チップ

203: 樹脂コート材 204; 良品ペレット群

【図11】






301; LSI チップ 302; LSI パッド 303; 樹脂コート材

340;金属板


341;接着剤

【図12】



311; CSP型パッケージ

【図13】



101;LSIチップ

102;CSPボール

103; CSPパッド

104; CSP内部配線


105;外部パッド


106; 半田ボール

107;基板

110: CSPパッケージ

【図14】





103; CSPパッド

104;CSP内部配線

105;外部パッド

107a;コア材

1075; ビアホール


107c; ビアホール

107d;積層板

107e;保護膜

107;基板

【図15】



101; LSI チップ


102; CSPボール 103; CSPパッド


105;外部パッド

106; 半田ボール

107;基板

【図16】







101; LSI チップ

107;基板 110;CSPパッケージ

111; フレーム


【図17】





101; LSI チップ 110; CSPパッケージ 112; CSP集合体

【図18】



51; LS Iチップ

52: LSIパッド

53:第1樹脂コート層

54:第1コンタクト電極

55;中間配線層

56;第2樹脂コート層

57:第2コンタクト電極


58: CSPパッド

59; CSPバンプ

60; LSI チップサイドライン


61;CSPパッケージ


【図19】



; L S I チップ ; L S I パッド ; C S P バンプ ; C S P パッケージ

【図20】







51; LSIチップ **52**; LSIパッド


71:ウェハ

72:スクライブライン

【図21】







51:LSIチップ **52:LSI**パッド


53;第1樹脂コート層


53a;樹脂薄膜製封止フィルム

71; ウェハ

72:スクライブライン

【図22】





51; LSI チップ

52; LSIパッド


53;第1樹脂コート層


54:第1コンタクト電極

55;中間配線層

81:コンタクトホール

【図23】





51; LSIチップ

56;第2樹脂コート層

57; 第2コンタクト電極

58: CSPパッド

59; CSPバンプ

61;CSPパッケージ

72:スクライブライン

【書類名】

要約書

【要約】

【課題】 外部端子ピッチが広い半導体用CSP型パッケージ及びその製造方法を提供する。

【解決手段】 個片化されたLSIチップ1上に形成されたLSIパッド2及び第1コンタクト電極4を電気的に絶縁する第1樹脂コート層を、LSIチップ1外縁端よりも外側まで延出させ、LSIチップ1よりもパッケージを大きくする。中間配線層5及び第2コンタクト電極7の一部をLSIチップ1外縁端よりも外側に形成された第1樹脂コート層3上に形成し、この第2コンタクト電極7上にCSPパッド8及びCSPバンプ9を形成する。CSPパッド8及びCSPバンプ9はLSIチップ1外縁端よりも外側に形成される。よって、これら外部端子のピッチは、狭いピッチで隣接して配置されるLSIパッド2のピッチよりも広くすることができるため、外部基板の配線設計及び製造を容易にすることができる。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2002-236640

受付番号 50201210825

書類名特許願

担当官 第五担当上席 0094

作成日 平成14年 8月15日

<認定情報・付加情報>

平成14年 8月14日

特2002-236640

【書類名】 出願人名義変更届(一般承継)

【整理番号】 71110520

【提出日】 平成15年 1月29日

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2002-236640

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100090158

【弁理士】

【氏名又は名称】 藤巻 正憲

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届に添付のものを援用する。

【物件名】 承継人であることを証明する承継証明書 1

【援用の表示】 平成15年1月23日提出の平成11年特許願第031

184号の出願人名義変更届に添付のものを援用する。

【包括委任状番号】 0216549

【プルーフの要否】 要

出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日 2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社